AMD EPYC Venice는 2nm 최초의 서버 칩 — 256코어와 초당 1.6TB 메모리 대역폭

반도체 업계가 새로운 이정표를 세웠다. AMD는 ‘Advancing AI 2026’ 행사에서 EPYC 베니스 — Zen 6 아키텍처 기반의 6세대 서버 CPU 라인 — 가 TSMC 2nm 공정에서 양산에 돌입한다고 발표했다. 2nm 공정으로 출하되는 고성능 컴퓨팅 칩은 이전에 없었다. 베니스가 최초다.

주요 구성은 8개의 코어 컴플렉스 다이에 걸쳐 256코어, 512스레드를 제공하며, 각 다이는 32개의 Zen 6 코어를 탑재한다. 이는 이전 CCD 설계 대비 코어 밀도가 33% 증가한 수치다. 새 플랫폼은 16개 메모리 채널을 지원하는 새로운 SP7 소켓을 도입하여 총 대역폭 1.6TB/s를 제공한다. 이는 이전 투린 세대의 614GB/s보다 거의 3배에 달한다. 64Gbps의 PCIe Gen 6와 5세대 인피니티 패브릭이 인터커넥트 스택을 완성한다.

TSMC의 2nm 공정은 FinFET에서 GAA(게이트올어라운드) 나노시트 트랜지스터로 전환하는 구조적 변화를 가져온다. 7월 22일 공개된 이 칩에 대해 TSMC는 동일 전력에서 10~15% 성능 향상 또는 동일 성능에서 25~30% 전력 감소, 15% 더 높은 트랜지스터 밀도를 제공한다고 평가했다. AMD 자체 벤치마크에 따르면 투린의 Zen 5 코어 대비 CPU 처리량이 70% 향상되었다. AI 추론 워크로드에서는 256코어 계층에서 엔비디아의 경쟁 플랫폼인 베라보다 2.2배 높은 처리량을 제공한다고 AMD는 주장한다.

베니스는 4개 제품 라인으로 출시된다. 플래그십인 EPYC 9006 SP7은 256코어의 Agentic AI 부품으로, 5GHz 부스트와 128개 PCIe Gen6 레인을 제공한다. EPYC 9006X SP7은 최대 96코어이지만 5.15GHz로 작동하며 코어당 L3 캐시가 3배 더 많다. 원시 병렬성보다 지연 시간이 중요한 HPC 및 시뮬레이션 워크로드를 대상으로 한다. SP8 라인은 8~128코어로 엣지 및 전력 제약 배포를 다룬다. 네 번째 SKU인 EPYC 9006 LP Verano는 LPDDR5X 메모리와 112Gbps CPU-GPU 대역폭을 탑재하여 랙스케일 AI 섀시에 사용된다.

플래그십 SKU의 총 L3 캐시는 3D V-Cache 1,152MB에 달한다. 이는 DRAM으로 되돌아가지 않고 온다이에 유지할 수 있는 AI 모델 레이어에 중요한 수치다. AMD는 베니스 변종의 가격을 공개하지 않았다. 클라우드 제공업체와 OEM은 독립적으로 출시 시기를 발표할 것으로 예상되며, 여러 주요 하이퍼스케일러가 이미 초기 고객으로 확인되었다.

경쟁 구도가 중요하다. 인텔의 차세대 Granite Rapids-D는 여전히 Intel 18A 공정을 사용하며, 이와 같은 제품에 필요한 규모의 양산 수율까지는 몇 달이 남았다. 엔비디아가 Vera와 Grace로 자체 CPU 실리콘으로 전환한 것은 GPU 공급업체가 이제 CPU 소켓에서 직접 경쟁자가 되었음을 의미한다. 베니스는 두 대안이 비교 가능한 생산 규모에 도달하기 전에 출시되며, 이는 역사적으로 12~18개월 걸리는 클라우드 조달 주기에서 승률로 이어진다.

AI 워크로드 운영자에게는 메모리 대역폭 수치가 가장 즉각적으로 관련된다. 대규모 훈련 및 추론은 주로 대역폭에 제약을 받는 작업이며, 랙 노드당 유효 대역폭을 두 배로 늘리면 토큰당 비용 계산이 측정 가능한 방식으로 변경된다. CPU 병목 현상을 보완하기 위해 대규모 GPU 예약을 유지해온 클라우드 운영자에게 이제 대안 경로가 생겼다. 그 계산은 다음 두 번의 조달 시즌에 걸쳐 정리될 것이다.

태그: 인공지능, AMD, EPYC Venice, HPC, Zen 6, 서버 CPU